CLIPPEDIMAGE= JP411354714A

PAT-NO: JP411354714A

٠,... ٢

DOCUMENT-IDENTIFIER: JP 11354714 A

TITLE: MULTI-CHIP PACKAGE

PUBN-DATE: December 24, 1999

INVENTOR-INFORMATION:

NAME COUNTRY RI, KANZAI N/A

SONG, YOUNG-JAE

JEUNG, DO-SU
CHO, TAISAI

CHO, SHAKUKO N/A

RI, SHOTETSU RI, HEISEKI N/A

CHOI, JEONGHEE

N/A

N/A

N/A

N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY
SAMSUNG ELECTRONICS CO LTD N/A

APPL-NO: JP11081349

APPL-DATE: March 25, 1999

INT-CL (IPC): H01L025/065; H01L025/07; H01L025/18

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a multi-chip package which allows the package

thickness to be reduced and can attain a structural stability.

SOLUTION: The multi-chip package 10 comprises a first chip 11, second chip 21

on which the first chip 11 is mounted, lead frame having a plurality of leads

31 to which electrode pads 12, 22 of the first and second chips 11, 21 are connected, the second chip 21 being mounted on the lead frame, and package body 45 sealing the first and second chips 11, 21 and specified parts of the leads 31, an inactive surface of the first chip 11 is mounted on a active surface of the second chip 21, and the leads 31 of the lead frame are mounted on the active surface of the second chip 21, except regions occupied by the first chip 11.

COPYRIGHT: (C)1999, JPO

Ę

. . . . /

07/02/2002, EAST Version: 1.03.0002

(19)日本国特許广(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-354714

(43)公開日 平成11年(1999)12月24日

(51) Int.Cl.6

識別記号

FΙ

H01L 25/065 25/07

H01L 25/08

Z

25/18

審査請求 未請求 請求項の数18 OL (全 7 頁)

(21)出願番号

特願平11-81349

(22)出願日

平成11年(1999) 3月25日

(31)優先権主張番号 1998 P 19523

(32)優先日

1998年5月28日

(33)優先権主張国

韓国 (KR)

(71)出顧人 390019839

三星電子株式会社

大韓民国京畿道水原市八達区梅灘洞416

(72)発明者 李 冠在

大韓民国京畿道水原市八達区迎通洞振興ア

パート552棟1806号

(72)発明者 宋 榮宰

大韓民国京畿道城南市盆唐区▲藪▼内洞55

ロッダィアパート135棟1030号

(72)発明者 ▲鄭▼ 道秀

大韓民国京畿道水原市八達区梅灘4洞三星

1次アパート2棟411号

(74)代理人 弁理士 服部 雅紀


最終頁に続く

(54) 【発明の名称】 マルチチップパッケージ

(57)【要約】

【課題】 パッケージの厚さを減少させることができ、 且つ構造的な安定性を達成することができるマルチチッ プパッケージを提供する。

【解決手段】 マルチチップパッケージ10は、第1チ ップ11と、第1チップ11が取り付けられる第2チッ プ21と、第2チップ21が取り付けられ、第1チップ 11及び第2チップ21の電極パッド12、22が接続 される複数のリード31を有するリードフレームと、第 1チップ11、第2チップ21及びリード31の所定部 分を封止するパッケージ胴体45とを含んでおる。第1 チップ11の非活性面は、第2チップ21の活性面に取 り付けられ、リードフレームのリード31は、第1チッ プ11が占める領域を除いて第2チップ21の活性面に 取り付けられる。



1

【特許請求の範囲】

. . . .

【請求項1】 複数の半導体チップが積層されているマルチチップパッケージであって、

複数の電極パッドが設けられている活性面、ならびに電 極パッドが設けられていない非活性面を有する第1半導 体チップと、

複数の電極パッドが設けられている活性面、ならびに電極パッドが設けられていない非活性面を有し、前記第1半導体チップが搭載されている第2半導体チップと、前記第1半導体チップの電極パッド及び前記第2半導体 10チップの電極パッドと接続される複数のリードを有し、前記第2半導体チップが搭載されているリードフレームレ

前記第1半導体チップ、前記第2半導体チップ及び前記 リードの所定部分を封止するパッケージ胴体とを備え、 前記第1半導体チップの非活性面は前記第2半導体チッ プの活性面に取り付けられ、前記リードは前記第2半導 体チップの活性面に取り付けられていることを特徴とす るマルチチップパッケージ。

【請求項2】 前記第1半導体チップの電極パッド、及 20 び前記第2半導体チップの電極パッドと前記リードとの間の電気的連結は、ワイヤボンディングであることを特徴とする請求項1に記載のマルチチップパッケージ。

【請求項3】 前記第2半導体チップの活性面の面積 は、前記第1半導体チップの非活性面の面積よりも大き いことを特徴とする請求項1に記載のマルチチップパッ ケージ。

【請求項4】 前記リードフレームは、前記第1半導体 チップ及び第2半導体チップと電気的に連結されること なく前記第2半導体チップの活性面に取り付けられる補 30 助リードを有することを特徴とする請求項1に記載のマ ルチチップパッケージ。

【請求項5】 前記補助リードは、前記第2半導体チップの外周に取り付けられる四角リング形状であることを 特徴とする請求項4に記載のマルチチップパッケージ。

【請求項6】 前記補助リードは、バー形状であることを特徴とする請求項4に記載のマルチチップパッケージ。

【請求項7】 前記補助リードの数は、少なくとも1つであることを特徴とする請求項6に記載のマルチチップ 40パッケージ。

【請求項8】 前記第2半導体チップと前記リードとは、ポリイミドテープにより取り付けられていることを特徴とする請求項1に記載のマルチチップパッケージ。

【請求項9】 前記第2半導体チップと前記リードとは、接着剤により取り付けられていることを特徴とする 請求項1に記載のマルチチップパッケージ。

【請求項10】 前記リードの内側部分は、下向きの段差を有することを特徴とする請求項1に記載のマルチチップパッケージ。

2

【請求項11】 前記第1半導体チップと前記リードとの接続部位は、前記第2半導体チップと前記リードとの接続部位と異なる高さの位置にあることを特徴とする請求項2記載のマルチチップパッケージ。

【請求項12】 前記第1半導体チップ及び前記第2半 導体チップは、各々異なるリードにワイヤボンディング されていることを特徴とする請求項1に記載のマルチチ ップパッケージ。

【請求項13】 前記第1半導体チップは、電極パッドが前記第1チップの活性面の端縁部に配設されるエッジパッド型であることを特徴とする請求項1に記載のマルチチップパッケージ。

【請求項14】 複数の半導体チップが積層されている マルチチップパッケージであって、

複数の電極パッドが設けられている活性面、ならびに電 極パッドが設けられていない非活性面を有する第1半導 体チップと、

複数の電極パッドが設けられている活性面、ならびに電極パッドが設けられていない非活性面を有し、前記第1 半導体チップが搭載されている第2半導体チップと、

前記第1半導体チップの非活性面と接続される第1補助 リード、前記第2半導体チップの活性面と接続される第 2補助リード、ならびに前記第1半導体チップ及び前記 第2半導体チップの電極パッドと接続される複数のリー ドを有し、前記第2半導体チップが搭載されるリードフ レームと、

前記第1半導体チップ、前記第2半導体チップ及び前記 リードの所定部分を封止するパッケージ胴体と、

を備えることを特徴とするマルチチップパッケージ。

【請求項15】 前記第1半導体チップ及び前記第2半 導体チップの電極パッドは、各々前記第1半導体チップ 及び第2半導体チップの各活性面の端縁部に沿って配設 されることを特徴とする請求項14に記載のマルチチッ プバッケージ。

【請求項16】 前記第2補助リードは、前記第2半導体チップの一方の端縁部と他方の端縁部との間に位置することを特徴とする請求項15に記載のマルチチップパッケージ。

【請求項17】 前記第1補助リード及び前記第2補助 リードは、バー形状であることを特徴とする請求項14 に記載のマルチチップパッケージ。

【請求項18】 前記第1半導体チップは銀工ポキシ接着剤により前記第1補助リードに取り付けられ、前記第2半導体チップはポリイミドテープにより前記第2補助リードに取り付けられていることを特徴とする請求項14に記載のマルチチップパッケージ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マルチチップパッ 50 ケージに関し、特に複数の半導体チップが構造的な安定

性をもって積層されているマルチチップパッケージに関 する。

[0002]

.

【従来の技術】近年、電子機器は、半導体産業の発展及 び使用者の要求に応じて、一層小型化及び軽量化されて いる。このような傾向に対応するための技術の1つが、 複数の半導体チップをリードフレームに搭載して1つの パッケージに構成したマルチチップパッケージング技術 である。このマルチチップパッケージング技術は、主に 小型化及び軽量化が要求される携帯用電話機等に適用さ れている。メモリ機能を行うフラッシュメモリ(flashm emory) とSRAM (Synchronous RAM) 等とをTSOP (Thin Small OutlinePackage) 等の単一パッケージに 構成する場合、小型化及び軽量化に有利である。

【0003】一般に、複数の半導体チップを1つのパッ ケージ内に構成する方法には、複数の半導体チップを積 層する方法と、複数の半導体チップを並列に配列する方 法とがある。前者の場合、積層工程が複雑で微細厚さを 確保することが難しいという欠点がある。そして、後者 の場合、平面上に複数の半導体チップを配列する構造で あるので、小型化されたパッケージを得がたい。パッケ ージの小型化のため、積層方法が幅広く使用されている が、このような積層方法を用いたマルチチップパッケー ジの一例を図1に示す。

【0004】図1は、従来のマルチチップパッケージを 示す断面図である。マルチチップパッケージ60におい て、第1チップ61が第2チップ71上に実装され、第 2チップ71がリードフレームのダイパッド82上に実 装される。第2チップ71の電極パッド72が設けられ た活性面に、第1チップ61の電極パッド62が設けら れていない非活性面が取り付けられ、第2チップ71の 非活性面がリードフレームのダイパッド82に取り付け られている。ダイパッド82の周辺には、リード81が 配設されている。各々の半導体チップ61、71とリー ド81とがワイヤボンディング法により導電性金属線9 3、94で電気的に接続されている。第1チップ61と 第2チップ71との間、及び第2チップ71とダイパッ ド82との間は、液状の接着剤91、92により取り付 けられている。第1チップ61、第2チップ71及びリ ード81の所定の部分は、封止樹脂で形成されたパッケ 40 ージ胴体95により外部環境から保護される。図1から 明らかなように、ダイパッド82がリード81の内側部 分のレベルから凹設されている。実際に、ダイパッド は、それに半導体チップを安全に実装するため、リード フレーム面から凹設されるが、これを「ダウンセット (down set)」と呼ぶ。

【0005】上記のようなマルチチップパッケージ60 は、その製造工程が1つの半導体チップを内在する一般 的なパッケージの製造工程に類似しているので、既存の 工程設備をそのまま利用することができるという利点を 50 が積層されており、活性面及び非活性面を有する第1半

有しているため、製造コストの上昇を抑制することがで きる。

[0006]

【発明が解決しようとする課題】しかしながら、パッケ ージ胴体の厚肉化及びパッケージ内部の構造的不均衡が 問題視されている。 最近ウェーハの直径が8インチから 12インチ等に増加するにつれて、ウェーハの反り又は 割れのような問題が生じやすく、ウェーハの裏面研磨が 限界に至っている。これにより、半導体チップ自体を薄 くするのは困難である。そして、チップを薄層化する困 難性は、小型化及び軽量化されたマルチチップパッケー ジの製造に対する制約につながる。

【0007】もし、小型化されたマルチチップパッケー ジを得るためにパッケージ製造工程中のモルディングエ 程で、樹脂の量を減少させパッケージを物理的に薄く形 成すると、半導体チップとリード間の電気的連結に使用 される導電性金属線がパッケージ胴体の外部に露出する という不良が発生する。このような問題は、特に、第2 チップの活性面にそのチップよりサイズが小さいチップ が取り付けられる形態のマルチチップパッケージにおい て一層激しくなる。その理由は、上部チップの電極パッ ドとリード間の距離が遠くなるため、両者を連結する導 電性金属線の長さが長くなり、これによりワイヤループ の高さも増加するためである。

【0008】一方、複数の半導体チップがリードフレー ム上に積層される構造では、パッケージ内部の構造的不 均衡が発生する。ダイパッド上に2つの半導体チップが **積層しなければならないので、ダイパッドのダウンセッ** トが、1つの半導体チップを含むパッケージに比べて深 くなる。このため、封止樹脂の流れに差異が生じ、チッ プ又はダイパッド上においてボイドが発生するという問 題がある。

【0009】この問題を解決するため、リードフレーム のダイパッドの上下面に第1チップと第2チップを各々 取り付けることにより、封止樹脂の流れにおいて均衡を 取る積層パッケージが開発されている。しかし、このパ ッケージの場合、リードフレームの上下部においてワイ ヤボンディングを行わなければならないので、工程が複 雑になる。また、同一の役割をする電極パッドが対向配 設されたミラーチップを準備することが必要である。 【0010】従って、本発明の目的は、上記のような制 約を克服するためになされたものであって、パッケージ の厚さを減少させることができ、且つ構造的な安定性を

ることにある。 [0011]

【課題を解決するための手段】前記目的を達成するた め、本発明の請求項1記載のマルチチップパッケージに よると、マルチチップパッケージは複数の半導体チップ

達成することができるマルチチップパッケージを提供す

ᄃ

. . . .

導体チップと、活性面及び非活性面を有し第1半導体チップが搭載されている第2半導体チップと、第1半導体チップの電極パッドと前記第2半導体チップの電極パッドとを接続する複数のリードを有し第2半導体チップが搭載されているリードフレームと、第1半導体チップ、第2半導体チップ及びリードの所定部分を封止するパッケージ胴体とを備えている。第1半導体チップの非活性面は第2半導体チップの活性面に取り付けられ、リードは第2半導体チップの活性面に取り付けられている。従って、パッケージの厚さを減少させることができ、且つ 10 構造的な安定性を達成することができる。

【0012】本発明の請求項2~13のいずれか記載の マルチチップパッケージによると、第1、第2チップの 電極パッドとリード間との電気的連結は、ワイヤボンデ ィングにより行われる。第2チップの活性面が第1チッ プの非活性面より大きい。リードフレームは、第1チッ プ及び第2チップに電気的に連結されることなく第2チ ップの活性面に取り付けられる少なくとも1つの補助リ ードを有する。補助リードは、第2チップの電極バッド が設けられている位置より内側に取り付けられる。第1 チップは、補助リードより内側において第2チップの活 性面に取り付けられる。これにより、第1チップと第2 チップとを接着剤を用いて取り付ける際、接着剤が第2 チップの電極端子に流れ出すことを防止することができ る。補助リードは、四角リング形状又はバー形状を有す る。上記構造を効果的に利用するためには、電極パッド がチップの活性面の端縁に配設されるエッジパッド型チ ップを採用することが好ましい。

【0013】本発明の請求項14~18記載のマルチチップパッケージによると、マルチチップパッケージは複数の半導体チップが積層されており、活性面及び非活性面を有する第1半導体チップと、活性面及び非活性面を有し第1半導体チップが搭載されている第2半導体チップと、第1半導体チップの非活性面と接続される第1補助リード、第2半導体チップの非活性面と接続される第2補助リード、ならびに第1半導体チップ及び第2半導体チップの電極パッドと接続される複数のリードを有し第2半導体チップが搭載されるリードフレームと、第1半導体チップ、第2半導体チップ及びリードの所定部分を封止するパッケージ胴体とを備えている。40

【発明の実施の形態】以下、添付の図面を参照して本発明によるマルチチップパッケージをより詳しく説明する

【0014】(第1実施例)図2は、本発明によるマルチチップパッケージの第1実施例を示す断面図である。図2に示すように、マルチチップパッケージ10は、電極パッド12が端縁に沿って配設されている、いわゆるエッジパッド型チップといわれる第1半導体チップとしての第1チップ11が、同様のエッジパッド型第2半導体チップとしての第2チップ21上に実装されている。

6

第2チップ21は、リードフレームのリード31に取り 付けられている。半導体チップ11、12の各電極パッ ド12、22が導電性金属線43、44によりリード3 1に各々電気的に連結されている。また、第1チップ1 1、第2チップ21及びリード31の内側部分がエポキ シ成形樹脂のような封止樹脂45で封止されている。 【0015】、電極パッド22が設けられた第2チップ 21の活性面が、電極パッドが設けられていない第1チ ップ11の非活性面に銀エポキシのような接着剤41に より取り付けられている。そして、第1チップ11は、 対向するリード31の間に形成されている。リード31 は、第2チップ21の活性面上において第1チップ11 が占めていない領域に、ポリイミドテープ42で取り付 けられている。第1チップ11の電極パッド12及び第 2チップ21の電極パッド22は、各々導電性金属線4 3、44により対応するリード31に接続されている。 【0016】図2に示すようにマルチチップパッケージ は第2チップ21がリードフレームのリード31に直接 取り付けられるため、付加的なダイパッド又は第2チッ プ実装用チップパッドを必要としない。従って、2つの チップ11、12及び金属線43を含むパッケージの厚 さが、非積層型パッケージに相当させることが可能とな る。また、第1チップ及び第2チップがリードフレーム を基準に均衡を取ることができる。これにより、モルデ ィング工程の際、封止樹脂45が第1チップの上部側及 び第2チップの下部側に沿って均一に注入することがで きる。さらに、第1チップの位置が従来に比べて低くな るため、第1チップ11の電極パッド12がリード31 にもっと近くなり、導電性金属線の長さが減少する。一 般的なマルチチップパッケージの場合、第1チップのサ イズが第2チップより小さいため、金属線の長さが増加 する傾向がある(図1参照)。一方、本発明によると、 リード31と第1チップ11の電極パッド12間の距離 が近くなるので、金属線43をより短くすることができ

【0017】第2チップ21は、ポリイミドテープ41によりリード31に取り付けられている。従来のように銀エポキシ等の液状接着剤を使用する場合、各々のリードに対する接着剤塗布工程が必要である。しかしなが6、液状接着剤の代わりに、ポリイミドテープを使用する場合、塗布工程を省略することができ、工程の進行が容易である。ポリイミドテープは、パッケージ製造工程の前にリードフレームを準備する際、予めリードに取り付けておくことができる。

【0018】本発明では、第2チップ21が金属線44 がボンディングされたリード31に取り付けられてい る。しかし、チップ実装用の別途の補助リードを形成 し、それに第2チップを取り付けることも可能である。 そして、補助リードは、必要によってバー形状、四角リ 50 ング形状等のいろいろの形態を有することができる。図

3図4及び図5は、第1実施例の変形例を示している。 【0019】図3に示すように、リード31が第1チッ プ11及び第2チップ21の左右側に配設され、2つの バー形状補助リード32、33がリード方向に垂直な方 向に形成されている。電極パッド12、22は、各々第 1、第2チップ11、12の活性面の端縁に沿って配設 される。これらのチップ11、12は、エッジパッド型 チップである。

【0020】第1チップ11は、第2チップ21の活性 面に取り付けられている。第2チップ21は、補助リー 10 ド32、33の下面にポリイミドテープ42により取り 付けられている。補助リード32、33は、電極パッド 22整列方向の内側に位置する。また、この補助リード 32、33は、ワイヤボンディングに用いられない。こ の補助リード32、33は、ただチップ実装用のもので ある。

【0021】補助リード32、33の幅は、他のリード 31に比べて大きいため、第2チップ21は、補助リー ド32、33に安定的に支持される。また、補助リード 32、33は、液状の接着剤を用いて第1チップ11と 20 第2チップ21とを取り付ける際、接着剤が第2チップ 21の電極パッド22までに流れ出すことを防止する役 目をもする。

【0022】図4に示すように、四角リング形状の補助 リード34が図示されている。この場合、補助リード3 4が第2チップ21の活性面の外周部に取り付けられる ため、第2チップ21をより堅固に支持することができ る。この四角リング形状の補助リード34は、活性面の 2端縁に電極パッドが設けられているチップだけでな く、活性面の4端縁に電極パッドが設けられている半導 30 体チップを用いてマルチチップパッケージを構成する 際、接着剤が第2チップの電極パッドに流れ出すことを 防止することができる。

【0023】図5に示すように、リード34の内側部分 が下向きに段差をもって第2チップ21の活性面に取り 付けられてもよい。従って、金属線43がボンディング されたリード34の部位と、金属線44がボンディング されたリード34のボンディング部位とが、異なるレベ ルに位置している。これにより、金属線43、44間の 距離が増加し、設計自由度が向上する。また、金属線4 3、44間の短絡が防止される。もし、第1チップ11 と第2チップ21とを互いに異なるリードと接続する と、金属線43、44間の距離は一層増加する。

【0024】 (第2実施例) 図6は、本発明の第2実施 例を示している。図6に示すように、第1チップ11及 び第2チップ12は、いずれも電極パッドがチップの活 性面の対向2端縁に配設されるエッジパッド型チップで ある。また、第1チップ11のサイズは、第2チップ2 1より小さい。リード31及び第1補助リード36が第 1チップの長手方向に沿って配置され、第2補助リード 50 ップパッケージは、厚さの減少、品質の向上、作業時間

35が第2チップ21の短方向に沿って配置される。第 1補助リード36、第2補助リード35は、第1、第2 チップ11、12が第1、第2補助リード36、35に 容易に取り付けられるように、バー形状を有する。第1 チップ11は、接着剤41により第1補助リード36の 上面に取り付けられる。第2チップ21は、ポリイミド テープ42により第2補助リード35の下面に取り付け

【0025】この種のマルチチップパッケージでは、第 1補助リード36が第1、第2チップ11、21の間に 挟持されるため、マルチチップパッケージ厚さの減少に は大きな効果が得られないが、リードフレームを中心に 上下に半導体チップが位置するような内部構造を取るこ とができる。また、各々のチップが個々の補助リードに 取り付けられ、第1チップが液状の接着剤により、第2 チップがポリイミドテープにより各補助リードに取り付 けられるため、製造工程が容易になり、第1、第2チッ プ取付工程が互いに影響を受けない。例えば、液状の接 着剤を塗布して、第1チップを第1補助リード36に取 り付ける場合、接着剤が第2チップ21の電極パッド2 2までに流れ出すことを防止することができる。

[0026]

【発明の効果】以上説明したように、本発明のマルチチ ップパッケージによると、次のような効果が得られる。 第一に、第1チップが実装された第2チップの活性面の 端縁にリードフレームが取り付けられるため、従来のダ イパッドを有するパッケージと比較してパッケージの厚 さを減少させることができる。従って、従来のマルチチ ップパッケージに比べて1つのパッケージ内にチップを より多く組み込むことができる。

【0027】第二に、第1チップ及び第2チップがリー ドフレームを基準に上下に配置されるため、パッケージ 内部の構造的安定を図ることができる。従って、モルデ ィング工程で、封止樹脂の流れが均一になり、パッケー ジ胴体内のボイドやクラックが防止される。

【0028】第三に、各チップの電極パッドとリード間 の距離が短くなる。これにより、金属線の長さが短くな り、ワイヤループの高さも低くなる。また、ワイヤボン ディングの信頼性が増加し、パッケージの厚さも減少す る。さらに、モルディング工程において、隣接する金属 線間の不接続又は短絡を防止することができる。特に、 補助リードが接着剤に対するダムの役目をするので、接 着剤から電極パッドを保護することができ、パッケージ の信頼性が一層向上する。もちろん、各々のチップが同 一方向に向くことができるので、ワイヤボンディングを 一層容易に進行することができる。

【0029】第四に、補助リードと半導体チップとの取 付にポリイミドテープが使用されるので、チップ取付工 程が容易になる。以上のように、本発明によるマルチチ ۵

の短縮、工程進行の容易さ等の利点がある。

【図面の簡単な説明】

【図1】従来のマルチチップパッケージを示す断面図である。

【図2】本発明の第1実施例によるマルチチップパッケージを示す断面図である。

【図3】本発明の第1実施例の変形例によるマルチチップパッケージを図2のIII-III線と同様の位置で切断した状態を示す断面図である。

【図4】本発明の第1実施例の変形例によるマルチチッ 10 35 プパッケージを図2のIII-III線と同様の位置で切断し 36 た状態を示す断面図である。 41

【図5】本発明の第1実施例の変形例によるマルチチップパッケージを示す断面図である。

【図6】本発明の第2実施例によるマルチチップパッケージを図2のIIIーIII線と同様の位置で切断した状態を

示す断面図である。

【符号の説明】


10 マルチチップパッケージ

10


- 11 第1チップ
- 12、22 電極パッド
- 21 第2チップ
- 30 リードフレーム
- 31 リード
- 32、33、34 補助リード
- 0 35 第2補助リード
 - 36 第1補助リード
 - 41 接着剤
 - 42 ポリイミドテープ
 - 43、44 導電性金属線
 - 45 パッケージ胴体

【図1】


【図2】



【図3】




【図4】



【図5】

【図6】



フロントページの続き

(72)発明者 趙 泰濟

大韓民国京畿道水原市八達区迎通洞住公ア パート133棟1101号

(72)発明者 張 錫弘

大韓民国京畿道龍仁市水枝邑豊徳川里663 -1水枝三星4次アパート101棟1203号 (72) 発明者 李 昌哲

大韓民国忠清南道牙山市鹽峙邑松谷里172

- 1 韓一聯立404号

(72) 発明者 李 秉石

大韓民国京畿道水原市八達区梅灘4洞三星

1次アパート3棟603号

(72)発明者 崔 鍾熙

大韓民国京畿道水原市八達区梅灘 4 洞三星

1次アパート2棟411号